問題
次の記述は、図に示すFM(F3E)送信機の発振部などに用いられるPLL発振回路(PLL周波数シンセサイザ)の原理的な構成例について述べたものである。( )内に入れるべき字句の正しい組合せを下の番号から選べ。なお、同じ記号の( )内には、同じ字句が入るものとする。
- (1)：固定分周器と可変分周器の出力は、( A )に入力される。
- (2)：低域フィルタ(LPF)の出力は、( B )に入力される。
- (3)：基準発振器の出力の周波数fsを10[MHz]、固定分周器の分周比についてNを20、可変分周器の分周比についてMを240としたとき、出力の周波数foは、( C )[MHz]になる。なお、PLLはロックしているものとする。
| A | B | C | |
|---|---|---|---|
| 1 | 位相比較器 | 周波数逓倍器 | 150 |
| 2 | 位相比較器 | 電圧制御発振器(VCO) | 150 |
| 3 | 位相比較器 | 電圧制御発振器(VCO) | 120 |
| 4 | 振幅制限器 | 周波数逓倍器 | 120 |
| 5 | 振幅制限器 | 電圧制御発振器(VCO) | 120 |
解答
3
解説
位相同期回路PLL(Phase Locked Loop)
位相同期回路(PLL；Phase Locked Loop)は、ループ回路を利用して任意の周波数を作り出す回路です。
ブロック図の中で、下記2つの機能が特徴的です。
- ①分周器：周波数を1/nに下げる機能を持つ
- ②位相比較器：2つの入力周波数を等しくするように出力する機能を持つ
この機能により、位相比較器で下記の関係式が成り立ちます。
$$\begin{eqnarray} \frac{F_x}{N_1}&=&\frac{F_o}{N_p N_2} \\ F_o&=&\frac{N_p N_2}{N_1}F_x \\ \end{eqnarray}$$問題文と合わせるため、NpN2をMとして、問題の数値を代入します。
$$\begin{eqnarray} f_o&=&\frac{M}{N}f_s \\ &=&\frac{240}{20}\times 10\\ &=&120\rm{[MHz]} \end{eqnarray}$$